Avicena анонсира най-малкия в света 1Tbps оптичен трансивър!

Наскоро базираната в Калифорния Avicena демонстрира най-малкия в света 1Tbps оптичен приемо-предавател като част от своята технология за свързване между чипове LightBundle с множество Tbps на Supercomputing Conference (SC23) в Денвър, Колорадо.
Базираната на microLED LightBundle архитектура на Avicena поддържа безпрецедентна производителност, плътност на бреговата линия и ниска консумация на енергия, отключващ процесор, памет и производителност на сензора.
Изкуственият интелект (AI) води до безпрецедентно нарастване на търсенето на изчислителна производителност и производителност на паметта, движено от приложения като ChatGPT, което се основава на широкомащабни езикови модели (llm). Тези сложни модели имат огромни и безкрайни изисквания за изчислителна мощност и бърз достъп до големи количества памет, което води до спешна и нарастваща нужда от връзки с висока плътност и ниска мощност между графични процесори (GPU) и памет с висока честотна лента (HBM). модули.
В този момент модулите HBM трябва да бъдат опаковани с GPU, тъй като дължината на електронното свързване на GPU-паметта е ограничена до няколко милиметра. Следващите поколения HBM ще изискват IC плътности на бреговата линия от 10 Tbps/mm или повече. Междувременно традиционните оптични връзки, базирани на VCSEL или силициева фотоника (SiPh), обещават да разширят обхвата на взаимното свързване, но се борят да отговорят на изискванията за размер, плътност на честотната лента, мощност, латентност, работна температура и разходи. За разлика от тях, базираното на microLED LightBundle свързване на Avicena предлага по-висока плътност на честотната лента, по-малък размер, по-ниска мощност и латентност и много ниска цена.
В Avicena сме развълнувани да демонстрираме най-компактния в света 1Tbps приемо-предавател във формата на 3 mm x 4 mm CMOS ASIC, използвайки нашия патентован microLED оптичен интерфейс", каза Бардия Пезешки, основател и главен изпълнителен директор на Avicena. Всички говорят за решения на SiPh за AI клъстер Въпреки това, за къси връзки на разстояния по-малки от 10 метра, ние вярваме, че решението, базирано на LED, е по същество по-подходящо поради своя компактен размер, по-висока плътност на честотната лента, по-ниска консумация на енергия и латентност и температурен толеранс до 150 градуса. "
Иновацията на Avicena е подкрепена от големи инвеститори като Samsung Catalyst Fund, Cerberus Capital Management, Clear Ventures и Micron Ventures.
Технологията за оптично свързване има потенциала да подобри производителността от чип до чип и от стелаж до стелаж“, каза Марко Чисари, ръководител на Центъра за иновации в полупроводниците на Samsung. С непрекъснато разширяваща се пътна карта за капацитет с няколко Tbps и под-PJ/bit енергийна ефективност, иновативната връзка LightBundle на Avicena може да даде възможност за следващата ера на иновациите на AI, проправяйки пътя за по-мощни модели и широка гама от AI приложения, които ще оформят бъдещето."
Архитектурата за свързване на LightBundle се основава на иновативни GaN microLED масиви, които използват екосистемата на microLED дисплея и могат да бъдат интегрирани директно в компактни, високопроизводителни CMOS IC. Това позволява плътен IO с ниска мощност в цялата област на IC за безпрецедентна гъстота на бреговата линия. Всеки microLED масив е свързан към съответстващ CMOS-съвместим PD масив чрез многоядрен оптичен кабел.
Модулната платформа LightBundle се мащабира до десетки Tbps междусистемни връзки с плътност на бреговата линия от 10 Tbps/mm. Роб Калман, съосновател и главен технически директор на Avicena, отбеляза: „По-рано демонстрирахме microLED при 10 Gbps на канал и тествахме AO в 130nm CMOS процес. CMOS процес и тествахме ASIC, работещ с 32 канала при по-малко от 1PJ/бит .сега пускаме нашата първа ASIC с повече от 300 канала при 4Gbps на канал с обща двупосочна обща честотна лента от повече от 1Tbps.ASIC е с размер по-малък от 12mm2 и съдържа пълен приемо-предавател, включително схеми за оптичен Tx и Rx масиви, както и високоскоростен паралелен електрически интерфейс и различни DFT/DFM функции като BERT, loopbacks и Open Eye Monitoring (OEM).Всички ключови функции на ASIC са валидирани и в момента работим за подобряване на добивите за производство мащабируемост."